集微网消息，5月13日，普迪飞“芯知识”公开课第四期以网络直播形式播出，由普迪飞资深项目总监俞波博士主讲，主题为“快速get良率提升方法”。
俞波博士从技术发展的趋势出发，现在的技术发展基本上遵循65年Gordon Moore提出的预测路线，即每两年芯片的集成度提高一倍，面积减少一半，同时功耗也要降低一半。最新的技术已经能实现10个million的集成度。功耗、性能、面积、成本（PPAC）这些驱动了半导体的发展。在这些技术发展的过程中，还伴随着不断地创新：自鳍式场效应晶体管（FinFET）成为22nm后半导体器件的主流结构；在制程工艺不断下探极限时，全环绕栅极晶体管（GAA）与互补场效应晶体管（CFET）将成为先进工艺制程日后新的半导体器件结构。与此同时，还涉及很多新材料、新工艺的创新。
先进制程的不断向前，良率提升已经不单单是晶圆厂的挑战，整个半导体产业都需要重新审视这个问题，并引入更多有效的手段和工具。俞波博士阐述了良率损失可能引起的失效机制和分类，并对良率损失的原因进行了分解。
俞波博士指出，传统工艺技术采用导入工艺器件检测结构，比如SRAM测试芯片来监测、诊断良率，但这种方法可能不够全面而且周期很长。普迪飞基于CV（characterization vehicle）的良率提升方法不仅可以针对工艺和产品提供针对性的设计，提高分辨率，还可以有灵活的工艺流程从而缩短监测的周期。整个系统包括高分辨的设计结构、高速并行的测试机台以及高效的良率分析软件。迄今，普迪飞已经提供了100多种10nm及以下的CV测试芯片。此外，普迪飞还可以提供基于YIMP（Yield Impact Matrix）的良率提升方案。
普迪飞是公认的参数表征系统行业领导者，率先使用short-flow测试芯片开发和快速引进新技术和新产品。在过去的二十年中，Integrated Yield Ramp项目获得了数百项经过验证的结果。普迪飞CV系统提供的大量的器件表征数据结合Exensio Analytics Platform中的产品测试数据分析，可以建立精确的、针对特定产品的性能模型，以实现针对特定产品的最佳工艺设置，从而最大程度地提高制造可靠性和可预测性。
（校对/Carrie）
