EMI问题一直是DCDC芯片应用中令人头疼的问题，尤其在汽车应用中，传导和辐射测试的高频段，以及低频的开关频率段，都很容易发生超标的情况。
面对上述难题，杰华特表示，首页我们假设一个最恶劣的汽车应用场景，输入电压进一步升高到24V（商用车），输出电流3.5A，两层PCB板，挑战是否可以通过CISPR 25 Class 5的标准。结果，杰华特JWQ5123产品完美实现上述标准，下文看一下具体的参数。
据了解，杰华特JWQ5123是一颗汽车级60V非同步3.5A降压芯片，可以用于24V/12V的系统中，采用ESOP封装，外围参数设计简单，散热效果好，静态电流低至85uA，适用于一些低功耗的场合，如GPS tracker。
在60V的应用中，非同步的BUCK因为经济性和热表现的优势，目前还占据市场的主流。以最典型的24V转5V为例，占空比在20%左右，也就是上管导通时间占20%，下管占80%，选用同步的Buck，要提高效率，下管的Rdson大概80毫欧，3~5A的导通压降还是比较大，两个60V 80毫欧等级的Mosfet会使芯片的面积增大30%以上，同时由于两个Mosfet的发热都集中到一个芯片中，要达到比较好的热表现，Mosfet 的面积还需要进一步增加，经济性继续下降。而非同步的Buck只需要一个Mosfet，成本比较好，二极管的热量在外部，在高压应用中，在经济性和热表现上反而更加合理，唯一的缺点是环路面积增大，EMC表现会差一些。
那么有没有可能用一颗非同步的Buck在两层PCB上实现CISPR 25的最高等级 Class 5？答案是肯定的。
杰华特用JWQ5123来搭建这个电路，首先，需要比较优秀的展频技术，从源头上将EMI的噪声分摊到周边的频段中。杰华特采用独特的展频技术，相对于一般的展频，对基频的削弱更加明显。
对于DCDC来说，由于开关频率过于集中，峰值和平均值的能量相差不大。以下面这一个友商的同封装同规格的DCDC芯片A为例，也有展频功能，峰值时可以通过，但是从噪声的集中度来看，平均值时会超过限值，因为平均值的限制通常会比峰值限制低20dB。
为了直观的比较，在同一块两层PCB DEMO板上对比两颗芯片不同的展频策略，Vin=12V fSW=400kHz VOUT=3.3V RL=1Ω ，结果如下。
从传导发射测试来说，同时考虑EMI滤波器对噪声的抑制效果，可以看到好的展频的效果在低频段比较明显。
从单杆天线测试来看，不同的展频策略的结果，相差是非常大，对于展频范围和调制方式不同，结果相差非常大，JWQ5123可以增加10dB以上的裕量。
再对比完全没有展频的情况，好的展频策略总的提升非常显著。
除了展频之外，PCB的设计也是非常关键的，要考虑诸多要点。
1.输入电容靠近芯片和续流二极管，尽可能小的功率环路，只放置在Top层；
2.滤波器远离功率环路，放Bottom层；
3.满足电流能力的条件下，电感和二极管以及SW的面积尽可能小；
JWQ5123 EVB 2层PCB布局图
具体的参数和结果如下：24V输入 fSW=400kHz VOUT=3.3V RL=1Ω
可以看到在两层板的条件下，通过优秀的展频策略再加上合理的PCB布局，可以满足CISPR 25 Class 5的要求，对于解决工程师在实际设计中的问题带来很多帮助，不愧为解决EMI难题的“独门秘技”。目前，杰华特这颗产品已被多家汽车客户选用，得到市场的肯定。
