晶芯微申请小数分频补偿方法及全数字锁相环专利,降低数字时间转换器的设计难度和成本

晶芯微申请小数分频补偿方法及全数字锁相环专利,降低数字时间转换器的设计难度和成本
2024年12月02日 17:54 金融界火线

金融界2024年12月2日消息,国家知识产权局信息显示,北京晶芯微科技有限公司申请一项名为“一种小数分频补偿方法及全数字锁相环”的专利,公开号CN 119051651 A,申请日期为2024年8月。

专利摘要显示,一种小数分频补偿方法及全数字锁相环,属于锁相环技术领域,一种小数分频补偿方法,包括如下步骤:获取延迟值,所述延迟值为时间数字转换器识别得到的输出时钟上升沿与参考时钟上升沿之间的延迟值;获取小数频率控制字累加和,所述小数频率控制字累加和为频率控制字累加和的小数部分;根据延迟值及小数频率控制字累加和预测第小数补偿控制字并发送预测结果至鉴相器;根据小数频率控制字累加和,得到剩余补偿信息,并将剩余补偿信息发送至数字时间转换器,以使数字时间转换器处理剩余补偿信息。本申请通过小数分频补偿方法,可以降低对数字时间转换器的线性度、精度及链长的要求,以降低了数字时间转换器的设计难度和成本。

财经自媒体联盟更多自媒体作者

新浪首页 语音播报 相关新闻 返回顶部