随着Arm近期发布Corte-X4超大核、大核A720及能效核A520，联发科资深副总经理徐敬全也致辞表示，下一代天玑旗舰芯片将采用最新的Cortex-X4 与 Cortex-A720 CPU IP，以及 Arm Immortalis-G720 GPU，而微博大V“数码闲聊站”更是发微称：MTK天玑9300使用台积电N4P工艺，CPU 4*X4+4*A720，GPU Immortalis-G720。使用全大核架构设计。性能阻击A17，纸面功耗居然较上一代还降低了50%以上，发哥这是用了什么魔法？
既采用全大核的高性能架构，又能降低功耗50%以上，而且使用的还是台积电N4P这样的成熟工艺。难道联发科真掌握了什么魔法，彻底突破了SOC在功耗和性能上难于两全的魔咒。
说到这，不少人的第一个反应是ARM的新核心效率提升，从而让天玑9300的能效比大增，实现了高性能低功耗。这的确有道理，毕竟ARM在这代核心设计时，彻底放弃了对32位应用的支持，这有利于提升CPU执行效率，因此ARM在发布会上宣称，X4超大核心提升了15%的性能或者40%的功耗降低，A720大核也有20%的能效提升。但即便不谈ARM宣传中一向存在的水分，也需要注意的是X4核心的15%的性能和40%的功耗降低只能二选一，这样算起来，即便是天玑9300所有X4核心和A720核心都使用了不提升性能、而只注重功耗的设计，由于超低功耗的小核被取消。这样，其功耗也会略大于天玑9200，而不可能做到功耗比上一代还降低50%。
而熟悉芯片的朋友会说，如果降低大核频率，将大核当做小核使用，并采用1+3+4架构，那么就可以进一步控制芯片功耗。这种说法也相当有道理，毕竟，核心频率与功耗的关系并不是线性的，降低频率带来的功耗降低要大于性能降低，这有利于进一步提升核心的能效比。其实，苹果A系列芯片之所以有那么高的效率，在一定程度上就是依赖于将大核当小核用的设计思想。
但在大核降速后，其性能就无法达到最高性能，因此，天玑9300的4+4全大核架构或没有想象中那么彪悍。而且，这样的设计所付出的代价也是极大的。从天玑9200的结构图就可以看出，X3核心所占的芯片面积比4个A510核心还要大，再加上大核需要有足够的L3缓存才能够发挥出其性能，这就意味着使用4+4全大核架构的天极9300在CPU部分所占用的芯片面积至少要比使用1+3+4常规架构时增加一倍以上。这或会令SOC的面积增加20%甚至更高。
而增加芯片面积，不仅会增加SOC的代工成本，其良品率也可能会进一步降低。实际上，我们看到高通在骁龙8 Gen3上，虽然也增加了大核数量，但却没有采用天玑9300那样激进的4+4全大核架构，想来也有这方面的考虑。这样，天玑9300在成本上或明显高于同代的骁龙8 Gen3。在品牌溢价能力、口碑等方便不如高通，成本高又卖不出高价，从商业角度上来说，压力可是相当大啊。
而即便是大核降频，以提高能效比，4+4全大核那么夸张的架构，当其功耗降低到天玑9200一半时，其性能也必然会大幅度缩水，虽然我们无法确定性能下降的幅度，但大概率是敌不过同期骁龙8 Gen 3使用的1+5+2架构了。
那么，天玑9300的4+4全大核结构在高性能的同时，还能降低50%的功耗是怎么来的呢？如果排除数码闲聊站的资讯来源有问题的话，那只能这可能就是联发科的一个宣传手段。毕竟，要找一个特定场合，特定应用环境下，想要做到功耗降低50%并不困难。这种以特定场景作为代表，从而让大家误以为是全面表现的宣传手法，几乎是每个厂家都掌握的手段了。这时候，不得不佩服“数码闲聊站”在微博中使用的“纸面功耗”这一春秋笔法。
原本，文章到这里就要结束了，可突然看到一条新闻，Arm宣布，通过与台积电的深度合作，Cortex-X4 CPU已经在台积电N3E工艺上完成流片，这不由让我产生一些想法，如果采用3nm工艺的话，那么是否就能真正实现天玑在性能强劲的基础上，功耗还能降低一半呢？
也许，天玑9300的超大核心和4+4全大核架构，正是基于3nm工艺设计的，这就能解释其无畏芯片面积增大，功耗增加等一系列负面影响如何解决，甚至连降低50%功耗的预测，也是在使用3nm工艺下得来的。又或者，联发科已经学会了战略忽悠，说不定正悄摸摸地用着3nm工艺，只是对外放出使用N4P的传闻而已。毕竟除了3nm，我已经想不出天玑9300如此“变态”的原因了。
当然，以上内容纯属臆想，没有任何证据。
