《科创板日报》12月12日讯（记者 郭辉）在昨日（12月11日）举行的上海集成电路2024年度产业发展论坛暨中国集成电路设计业展览会（简称：ICCAD 2024）上，中国半导体行业协会集成电路设计分会理事长魏少军回顾并评估2024年芯片设计业总体发展情况表示，预计2024年国内芯片设计行业销售预计为6460.4亿元，相比2023年增长11.9%，重新回到两位数的高速发展轨道，占全球集成电路产品市场的比例与上年预计基本持平。
魏少军在报告中表示，技术是芯片设计公司赖以生存的基础。要在传统的设计技术领域不断深耕，加宽、加深、加厚我们的基础，并在设计方法学上建立起适合自己产品的一整套流程和方法，同时要加大与制造企业的联系。
“很高兴看到一些头部芯片企业已具备了COT（客户自有技术）的能力，他们与制造代工企业之间已经不是简单的委托关系，而是技术上的伙伴；也有越来越多制造企业与设计企业建立了新兴的关系，有理由相信，相互协作、共同进步的模式，将成为中国半导体产业发展的主流。”魏少军如是称。
“DTCO（设计工艺协同优化）已经指出了行业发展方向”。魏少军进一步表示，希望国内设计企业能够走出设计环节的框架，与制造企业全面联手，提升产品研发能力。
值得关注的是，DTCO也成为昨日（12月11日），台积电、三星等Fab厂，安谋科技、芯原股份等IP厂，以及西门子、鸿芯微纳等EDA厂商的相关负责人，在上海集成电路2024年产业发展论坛演讲当中的核心关键词。
什么是DTCO方法学？当前谈及DTCO的意义是什么？实践前景如何？对此，《科创板日报》采访业内人士并进行梳理报道。
DTCO理念“大火” 台积电、三星都在谈
台积电（中国）总经理罗镇球在演讲中表示，半导体技术未来将通过三个方面来实现算力和能效提升，一是微缩技术，将能够提高晶体管密度；二是DTCO/STCO（系统技术协同优化），主要推进设计与工艺的协同优化；三是2.5D/3D先进封装与硅堆叠，进一步实现系统集成。
DTCO是工艺发展与设计行业共同协作的结果。罗镇球表示，芯片微缩过程中，光学技术微缩占据的比例越来越低，而DTCO提供的比例越来越高。“7nm工艺中，DTCO贡献的晶体管微缩比例有20%以上，而在3nm时，DTCO与光学微缩的贡献率几乎是一致。依照这一体系，未来若光学微缩遇到某个瓶颈，DTCO能够帮助芯片设计进一步缩小产品尺寸。”
三星半导体Foundry大中华区总经理宋喆燮在演讲中表示，低能耗、高性能、高带宽是Foundry在设计和工艺技术上的三大技术创新追求。为实现这一目标，三星Foundry有两条技术路线：一是晶体管结构的创新路线；二是FDSOI的低功耗差异化路线。
不止于此，宋喆燮表示，三星半导体还有DTCO，即设计与工艺协同优化，来进一步实现PPA（功率、性能、面积）三方面的优化。首先在面积方面，三星半导体通过DTCO，能优化从celllevel到block level的设计，减少芯片面积；其次在性能方面，通过DTCO，优化寄生电阻和电容，减少RC延迟；而在低功耗方面，DTCO则能改进SRAM电路，优化SRAM的Vmin。三星半导体通过与Fabless、EDA、IP乃至设备公司共同深度合作，实现整体工艺提升的目标。
台积电与三星半导体此前在DTCO方案上已有标志性合作案例。据了解，三星曾在今年6月宣布与新思科技合作优化2nm工艺；台积电也曾与AMD在2nm节点上，通过DTCO的合作突破芯片性能和效率等技术瓶颈，缩短开发周期并减少成本。
大陆市场更多由EDA厂商定义DTCO
DTCO是通过设计与制程技术协同来寻求整合式的优化，改善效能、功耗效率、电晶体密度、良率及成本。在IDM时代，DTCO可以说是标准方法学，其后产业发展分工带来Fabless与Foundry的成功，使得DTCO理念仅存在于一些头部的IDM公司中。
“DTCO其实是一个很老的概念，第一次听到大概至少是四、五年前。今年开始越来越被大厂频繁提及，是因为芯片设计及工具越来越复杂，需要从设计阶段就要系统性考虑后续流程。”一家Chiplet芯片产品公司负责人向《科创板日报》记者表示，因此在大陆市场业内，现在更多由部分EDA厂商来定义DTCO的流程方法。
包括晶圆厂在内，产业链上不同公司对DTCO的理解及相应方法思路有所不同。
鸿芯微纳首席技术官王宇成在论坛演讲中提到，DTCO是工艺演进的重要组成部分，布局布线工具是DTCO的关键环节。
在凌烟阁芯片科技CEO李宏俊看来，DTCO技术必须包含两个部件：一是制程监控IP；二是先进制程效能分析软件。“国内已有很多优秀的EDA公司在逐步完善设计流程，但有一个核心问题一直都没有解决，就是对先进工艺制程的分析掌控不够，软件缺乏制程数据分析的功能。”
概伦电子总裁杨廉峰此前表示，在2010年该公司成立之初，就明确了“良率导向设计（DFY）”的理念，经历十余年发展，DFY演进成为“设计-工艺协同优化（DTCO）”方法。杨廉峰表示，在摩尔定律下，工艺平台的推进使芯片的设计/制造风险及成本不断提高，而为确保最终产品的性能和良率，业界对EDA/IP的要求也越来越高，其重要性和价值也相应不断提升，DTCO成为必须。
DTCO的精髓：等效提升工艺制程
凌烟阁芯片科技CEO李宏俊在接受《科创板日报》记者采访表示，国内产业对DTCO的实践还在起步阶段，因此出现EDA公司跟Fab厂分别基于工具角度和制程角度的不同解读。
“但DTCO更应该从需求者，也就是从芯片设计公司的角度来理解。芯片公司最需要的就是希望能够提高芯片效能、能够量产良率稳定。只要能够同时解决这两个问题的方法，都可以称之为DTCO。”李宏俊如是称。
台积电认为，从7nm开始，DTCO带来的能效收益才真正开始展现。但在概伦电子上海集成电路2024年产业发展论坛的展台上，其工作人员向《科创板日报》记者称，从成熟工艺到先进工艺，概伦电子的EDA工具都有支持主流Fab厂，DTCO方法也同时适用于不同制程节点的芯片设计优化。
凌烟阁李宏俊此前曾在台积电有超过20年的设计流片经验，他告诉《科创板日报》记者，常规一个制程世代更新（如14/12nm到10nm），效能的提升是15%，“通过DTCO方法，如果用得够好，可以一次提升30%效能，相当于等效提升两个世代制程，也就是12nm可以做出对标7nm效能的芯片，这也是设计工艺协同优化的精髓”。
尽管DTCO理念具备优势前景，但前述Chiplet芯片公司人士也表示，“实际实践起来DTCO会比较困难，首先对EDA工具链的完整性要求更高，其次新的方法，将会为设计环节的工程师、架构师过往的工作习惯带来变化和挑战。”
有业内人士认为，中国设计企业缺乏COT/DTCO能力的核心还是缺乏规模。不过中国制造和设计市场增长明确，除了高端设计和制造需求持续旺盛，存储器IDM、特色工艺如功率半导体、CIS等Fab或IDM将会在未来几年保持高速增长，这些都为DTCO落地提供了巨大的市场空间。
随着DTCO方法学的深入人心，半导体设计与制造的重新合流，或预示着新的产业形态有望得以重塑。
（科创板日报记者 郭辉）
