美国军方正在尝试通过在芯片设计阶段嵌入防御措施，以确保半导体及其电子供应链的安全。他们所专注的自动化工作还解决了硬件开发安全模块的高成本、复杂性，以及当前缺乏面向安全的芯片设计工具的问题。
美国国防高级研究计划局（DARPA）本周宣布了参与该项目的团队，以加强其安全芯片设计计划。已有一年历史的安全硅自动实施（AISS）程序还将帮助硅架构指定性能约束，同时自动化防御设计，从而确保整个设备生命周期。
据报道，由EDA工具专家Synopsys和Northrop Grumman领导的团队将开发基于Arm的体系结构——该体系结构包含用于防御攻击和供应链威胁（例如芯片逆向工程）的“安全引擎”。一个可升级的平台将提供军事计划者认为需要的基础结构，以管理从部署到报废的加固芯片。
AISS于2019年4月推出，旨在平衡安全和经济方面的考虑因素，以保护IC设计过程以及芯片供应链。
除Arm之外，Synopsys团队还包括航空航天巨头波音，佛罗里达大学网络安全研究所，德克萨斯农工大学，加利福尼亚大学圣地亚哥分校和英国的嵌入式分析供应商UltraSoC。
诺斯罗普·格鲁曼（Northrop Grumman）领导一个团队，该团队包括IBM（，阿肯色大学和佛罗里达大学。
竞争的“安全引擎”方法将解决芯片漏洞，例如边信道攻击（side channel attacks），硬件木马（hardware Trojans），逆向工程（reverse engineering ）和供应链漏洞（chain exploits）。边信道攻击包括跟踪设备功耗，这是一种窃取加密密钥的一种手段。
在随后的阶段，Synopsys团队将寻求利用EDA工具将其安全引擎集成到SoC平台中。该方法将结合使用Arm，Synopsys和UltraSoC的商业IP以及在DARPA计划下开发的“安全感知” EDA工具。
然后，芯片设计人员将为AISS工具指定功率，面积，速度和安全性的关键约束条件。计划官员说，这些工具将“根据应用目标自动生成最佳实施方案”。
DARPA计划的Serge Leef表示：“ AISS计划的最终目标是将从架构到经过安全加固的[寄存器传输级别]的时间表从一年缩短到一周，并大幅度降低的成本。” AISS项目负责人不表示。
AISS致力于自动化将“可扩展防御机制”集成到芯片设计中的过程。该机构补充说，这种自动化功能将帮助设计人员确定成本与安全性之间的权衡，同时提高生产率。
芯片设计工作的推动力之一是物联网设备的普及。不安全的芯片已成为黑客探寻网络边缘芯片漏洞的诱人目标。同时，由于成本，复杂性和缺乏面向安全性的设计工具，嵌入式对策的部署已经放缓。这些工具还必须与半导体IP集成，包括由诸如Arm和其他IP供应商之类的芯片知识产权供应商进行的设计。
