虽然二维半导体已经成为硅的潜在继任者，但尚不清楚何时甚至是否会发生。正如 Imec 的量子和探索性计算主管 Iuliana Radu 所观察到的那样，硅的“终结”以前曾多次被预测过。目前尚不清楚何时需要准备好二维半导体。
事实上，将最近的 VLSI 研讨会上展示的 2D 半导体结果与最新的硅纳米片发展进行比较，强调了 2D 材料必须走多远。
迄今为止最好的 2D 半导体器件依赖于层转移技术。在单独的衬底上生长过渡金属二硫属化物 (TMD) 层允许使用比预制底栅所能承受的温度高得多的温度。作为讨论之前，虽然TMD电影往往从多个成核点增加，可能与不同的方向。当初始岛合并时会形成缺陷和晶界。
在这个早期阶段，很难说哪种方法，甚至哪种材料最终会占上风。EMD Electronics 的技术研究员 Ravi Kanjolia 指出，最常用的两种沉积技术MOCVD和ALD各有优缺点。MOCVD 往往需要更高的沉积温度，但也可以生产更高纯度的材料。另一方面，ALD 薄膜的逐层生长可以在较低的温度下沉积，并且可以提供更好的保形性。
在任何一种情况下，制造中采用的材料都不仅仅取决于基本的材料特性。拟议材料的前体是否可以大规模制造？它们是否足够稳定以安全处理和运输？
在硫属元素中，管理 EMD Electronics 2D 材料项目的技术人员迈克尔米勒说，硫的反应性最低，其次是硒，然后是碲。硫也比碲或硒丰富几个数量级。
与硅纳米片一样，2D 纳米片预计需要多个通道层来承载足够的电流。直接沉积和层转移方法都将涉及每一层的多个工艺步骤，每个步骤都会增加晶圆成本。WS 2很有吸引力，Radu 说，部分原因是它似乎能够比 MoS 2承载更多的电流，以更少的器件层提供相同的总电流。
英特尔的 Chelsey Dorow 及其同事展示了 WS 2 的选择性 CVD 生长，使用图案化的 WO x种子提供模板。与尝试在 300 毫米晶圆的整个表面上沉积连续薄膜相比，选择性生长可以提供一种更简单的获得器件质量材料的途径。
根据台湾地区阳明交通大学的 Chih-Pin Lin 及其同事的说法，固相外延可能提供一种替代气相沉积方法的方法。在多层堆叠中，需要在沉积下一层时保护一层，增加了复杂性并减少了可用的工艺空间。该小组通过共溅射金属和硫属元素，然后是盖层，消除了这个问题。根据需要放置尽可能多的这些“三明治”后，他们立即对整个堆栈进行退火。
会议上提出的工作重点是 MoTe 2材料，这很有吸引力，因为第二晶体层的形成在能量上不如其他 TMD。他们希望这种方法也适用于其他材料。
成功材料沉积后的下一步是掺杂。虽然注入电流的极性可用于控制 2D 器件的极性，但实际电路需要使用掺杂、接触金属或两者的组合。Intel 集团采用相同的工艺生产 NMOS 和 PMOS WSe 器件，使用 Al 2 O 3作为 NMOS 的栅极电介质，使用 HfO 2作为 PMOS的栅极电介质。
最后，触点是实用晶体管的第三个关键要求。正是因为 2D 材料没有悬空的表面键，所以无法使用标准接触方法，例如在半导体和金属之间创建导电合金（例如金属硅化物）。相反，正如麻省理工学院的 Pin-Chun Shen 及其同事最近的一份报告所解释的那样，金属的功函数扰乱了半导体能带结构。这些金属诱导的间隙态 (MIGS) 会导致费米能级钉扎并在金属和半导体之间引入能量势垒。
这个小组——麻省理工学院、台积电和其他几所大学的合作——在界面上沉积了铋，一种半金属。通过占据界面的价带态，铋阻止了 MIGS 的形成，从而导致低电阻接触。虽然拉杜说这是一个重要的结果，但铋的熔化温度仅为 271ºC。一个可制造的过程可能需要使用铋合金来代替。
从长远来看，二维半导体还有很长的路要走。虽然硅纳米片正在优化潜在的制造工艺，但 TMD 半导体研究人员仍在回答有关薄膜制造和接触形成的基本问题。然而，随着晶体管缩小需要越来越薄的通道，二维材料的机会最终会到来。
