随着决定超精细半导体工艺竞争力的极紫外（EUV）光刻设备重要性日益提升，三星电子、台积电和英特尔三大代工厂对下一代设备的争夺也愈加激烈。
此前一直犹豫是否采用下一代EUV设备的台积电CEO，放弃了内部重大活动，飞赴荷兰与ASML洽谈设备，此举标志着2纳米以下超精细工艺的竞争拉开序幕。
据业界消息及外媒5月26日报道，台积电CEO魏哲家缺席5月23日在台湾台北举行的“台积电技术研讨会2024”，而是前往荷兰埃因霍温的ASML总部和德国迪琴根的工业激光专业公司通快(TRUMPF)。
秘密出访的魏哲家行踪，被 ASML 执行长Christopher Fuke与通快执行长 Nicola Leibinger-Kammüller 在社交媒体曝光。Fuke执行长表示，“我们向魏总介绍了我们最新的技术、新产品，包括高数值孔径 (High NA) EUV 设备如何实现未来的半导体微加工技术。”
台湾当地媒体及业界人士分析称，“看来台积电管理层为了巩固全球半导体霸主地位，决定性地访问阿斯麦”，“随着光刻设备在7纳米以下超精细工艺中的重要性日益提升，台积电似乎也加入了竞争”。据悉，台积电正考虑在2026年下半年量产的1.6纳米产品A16之后的工艺中引入High NA EUV设备，在此之前则使用现有的Low NA EUV设备。
去年，英特尔成为业内首家从 ASML 获得高 NA EUV 设备的公司，此后争夺 ASML 的竞争愈演愈烈。业界预计英特尔将在其 14A（1.4 纳米）半导体工艺中充分利用高 NA EUV。
三星电子也积极行动。上个月 5 月 26 日，三星电子董事长李在镕在德国上科亨的蔡司总部会见了 ASML 首席执行官 Fuke 和 ASML 的重要合作伙伴卡尔蔡司首席执行官 Karl Lamprecht，以加强“三方半导体联盟”。由于 EUV 不仅出现在 2 纳米代工工艺中，而且也出现在最新的先进内存 (DRAM) 工艺中，三星电子也押注于引入High NA EUV。
EUV光刻，太贵了？
三星电子研究员 Young Seog Kang 表示，EUV 技术的使用寿命是有限的。最近，在 SPIE 高级光刻会议的小组讨论中，Kang 表示，高数值孔径 EUV 光刻将遇到“性能和成本问题”。研究人员指出双重图案和先进的封装技术可以作为替代方案。小组中的其他人并不同意他的悲观观点。
Kang 的评论进一步丰富了12 月份开始的关于高 NA 成本效益的讨论。三星的竞争对手似乎在这个问题上存在分歧，英特尔热衷于接受它，而台积电则并不着急。前者最近确认将于 2026 年开始量产高数值孔径，而后者可能要等到2030 年。
ASML 表示，HighNA 的采用进展符合预期，并表示这“显然是芯片制造商可用的最具成本效益的解决方案”。SPIE AL 小组成员、ASML 系统工程总监 Jan van Shoot 指出，要提高分辨率和扩展 EUV 的实用性，仍然需要采取一些措施。
英特尔看好High NA EUV
英特尔 CEO Pat Gelsinger之前接受采访时表示，在高数值孔径机器上投入这么多资金之前，公司会非常仔细地研究它。一台 EUV 机器大约需要 2.5 亿美元，一台高数值孔径机器大约需要 4 亿美元，那么经济有效吗？我们已经非常仔细地研究过，双图案化与使用高数值孔径单图案化时的不同。得出的结论是，可以让经济学以及与之相关的事物发挥作用。
当然，现在你必须获得那些你能够获得的更紧密的pitch的价值，但我们正在非常仔细地考虑它。我们认为与其他一些多重图案技术和一些可以完成的自对准技术相比，它表现得很好。我们认为它会结合在一起，我们对此感到非常兴奋。
当然，对于场尺寸（field size），如果你采用更大的场尺寸，这就会成为一个问题，我正在挑战 ASML 和我的掩模制造团队，让我采用更大的掩模尺寸，这样我们就可以恢复场尺寸，也许更大的掩模尺寸可以使 EUV 整体上更加经济。确保经济发展面临着很大的压力，因为其中一件事是，当我们进入 EUV 一代时，摩尔定律的经济学停止了。我必须将经济学重新纳入摩尔定律，因此不仅要制造更快的晶体管、更低功率的晶体管，还要制造更便宜的晶体管。我们的首要任务是确保摩尔定律的经济性处于 EUV 过渡的另一边。
ASML也反驳不看好的观点
ASML 现在回击了SemiAnalysis分析师的批评，他们认为，至少对于一些芯片制造商来说，使用该公司的下一代高数值孔径芯片制造工具几乎没有经济意义。在最近接受Bits and Chips采访时，该公司首席财务官表示，High-NA 正在步入正轨且健康发展，而分析公司低估了其收益。在该公司最近的财报电话会议上，ASML 首席执行官也回应了有关该报告的问题，称新技术“显然是逻辑和内存方面最具成本效益的解决方案”。
ASML 的 Twinscan EXE High-NA EUV 光刻工具对于生产小于 2nm 的下一代工艺技术至关重要。但它们也比现有的 Twinscan NXE Low-NA极紫外 (EUV) 光刻工具贵得多 ——有人说它们的成本在 3 亿至 4 亿美元之间。它们还具有其他特点，例如掩模版尺寸减半和尺寸较大，这也是一些分析师认为这些工具在经济上不适用于所有生产线的部分原因。
正如人们所预料的那样，ASML 不同意这一评估，该公司的首席财务官告诉Bits and Chips，订单符合公司的预期，而 SemiAnalysis 低估了通过避免昂贵的双重和四重图案来降低工艺复杂性的价值。他还表示，人们可以简单地与英特尔讨论双重图案带来的复杂性，以了解其中的困难，这指的是英特尔在 10 纳米技术上的失败，至少部分原因是缺乏 EUV 技术。事实上，英特尔是当今 High-NA 的主要客户，最近收到了运送给客户的第一台 High-NA 机器的第一批零件。让我们仔细看看这些问题。
双重和四重图案涉及多次重复曝光晶圆的同一层，以创建比通常情况下更小的特征，但它会带来出现缺陷的机会，从而影响良率，并且比简单地一步印刷该层的成本更高。
使用低数值孔径工具进行双重和四重图案化的总体成本，以及与使用高数值孔径工具进行的单一图案化相比如何，似乎是 ASML 和分析师之间的主要争论点之一。
到目前为止，读者可能会问，如果低数值孔径 EUV 工具可以通过使用双图案化和/或 图案成形工具来实现与前者相同的关键尺寸，为什么高数值孔径 EUV 会出现所有麻烦？事实上，英特尔正在将应用材料公司的 Centura Sculpta 图案成形工具插入其英特尔 20A 流程中，以避免在某些情况下昂贵的 EUV 双重图案化。与此同时，Intel 18A 确实依赖于 Centura Sculpta 图案成形和 Twinscan NXE 双图案化。
但 EUV 双图案可能并没有那么糟糕。苹果公司在其大众市场产品中使用了台积电的 N3B 工艺技术，据报道该技术使用了双图案技术，其中包括数亿台 iPhone 15 Pro 和基于 M3 的 Mac 电脑。
ASML 认为，实施双图案化会带来某些缺点：EUV 双图案化会导致生产时间更长，产生更多缺陷发生的机会，并可能影响所生产芯片的性能变化。然而，凭借 EXE:5000 的 8 纳米关键尺寸 (CD)，芯片制造商可以简化其制造流程。
晶圆厂当然了解使用高数值孔径 EUV 扫描仪的优点和缺点，因此他们已经开始了研发工作。
ASML 在一份声明中写道：“我们的客户将在 2024 年至 2025 年开始研发，并在 2025 年至 2026 年进入大批量生产。”
ASML 最近分享了有关其新型高数值孔径机器的更多细节；以下是这些工具的工作原理概要。
ASML 的下一代 Twinscan EXE 具有 0.55 数值孔径 (NA) 镜头，因此其分辨率将达到 8 纳米（临界尺寸），这标志着当前提供 13 纳米分辨率的 EUV 工具的重大进步。这意味着它可以打印比使用低数值孔径工具单次曝光小 1.7 倍的晶体管，从而实现高 2.9 倍的晶体管密度。低数值孔径光刻系统可以实现类似的分辨率，尽管需要两次曝光，并采用昂贵的双图案工艺。实现 8 纳米的关键尺寸对于使用 3 纳米以下工艺技术生产芯片至关重要，业界计划在 2025 年至 2026 年间采用该技术。
高数值孔径 EUV 的实施有望使晶圆厂能够避开 EUV 双图案化的需求，简化工艺，可能提高产量并降低成本。但它也带来了很多挑战。
与此同时，ASML的Twinscan EXE光刻工具配备了0.55 NA镜头，与现有机器完全不同。主要和明显的区别确实是新的和更大的镜头。但适应更大的镜头需要更大的镜子，这就是为什么 Twinscan EXE 工具还采用变形光学设计。
这种方法解决了较大的镜子导致光线以更陡的角度照射掩模版的问题，从而降低了反射率并阻碍了图案转移到晶圆上。变形光学器件不是均匀地缩小图案，而是以不同的方式放大图案：在一个方向上放大 4 倍，在另一个方向上放大 8 倍。这减少了光在掩模版上的入射角，解决了反射率问题。此外，这种方法允许芯片制造商继续使用标准尺寸的掩模版，从而最大限度地减少对半导体行业的影响。这种方法有一个问题：它将成像场的尺寸减半（从 33Mm x 26mm 到 16.5mm x 26mm），通常称为高数值孔径掩模版尺寸减半。
成像视野尺寸减半促使芯片制造商修改芯片设计和生产策略。随着高端 GPU 和 AI 加速器越来越多地挑战标线/成像区域尺寸的限制，这一变化尤其重要。
由于其变形光学器件和曝光场的大小是 Twinscan NXE 系统的一半，Twinscan EXE 工具需要对每个晶圆执行两倍的曝光，这使现有机器的生产率减半。为了保持（并最终提高）生产率，ASML 显着提高了晶圆和掩模版台的速度。EXE 的晶圆台加速速度为 8g，是 NXE 的两倍，而其标线台加速速度为 32g，是 NXE 的四倍。
这一增强功能使 Twinscan EXE:5000（可以说，主要是一个测试系统）能够以 20 mJ/cm² 的剂量每小时打印超过 185 个晶圆，超过 Twinscan NXE: 3600C 在相同剂量下打印 170 个晶圆的产量。ASML 计划到 2025 年利用 Twinscan EXE:5200 工具将产量提高到每小时 220 片晶圆，以确保高数值孔径技术在芯片制造中的经济可行性。同时，新节点（即较低分辨率/关键尺寸）需要更高剂量，因此 Twinscan NXE: 3600D 将剂量增加到 30 mJ/cm²，尽管每小时处理 160 片晶圆。由于某种原因，ASML 没有提及其 EXE 系统在 30 mJ/cm² 剂量下的性能。
ASML 的高数值孔径 EUV Twinscan EXE 光刻机的物理尺寸比低数值孔径 EUV Twinscan NXE 光刻机更大。现有且广泛部署的 ASML Twinscan NXE 将光源放置在其下方，这需要非常具体的晶圆厂建筑配置，并且使维护这些工具变得更加困难。相比之下，高数值孔径 Twinscan EXE 机器水平放置光源，简化了晶圆厂的建设和维护，但需要更大的洁净室空间。另一方面，这使得升级现有晶圆厂变得更加困难。
与此同时，台积电已经拥有多个专为低数值孔径 EUV Twinscan NXE 光刻机建造的工厂。将这些晶圆厂升级到高数值孔径 Twinscan EXE 工具是一项复杂的任务。考虑到工具本身的成本、减半的掩模版尺寸、将这些工具安装到现有晶圆厂外壳中的复杂性、现有低数值孔径工具的良好性能，以及许多其他无法在一个故事的框架内考虑的具体因素，我们可以理解为什么 华兴资本的分析师认为台积电暂时 还没有准备好采用High NA EUV工具 。
总而言之，高数值孔径扫描仪的采用具有更高的分辨率、更大的尺寸和减半的曝光场，因此需要开发新的光刻胶、计量、薄膜材料、掩模、检查工具，甚至可能建造新的晶圆厂外壳。从本质上讲，向高数值孔径工具的过渡将需要对新工具和支持基础设施进行大量投资，因此采用并不简单。 然而，高数值孔径 EUV 是未来，在我们看到有多少芯片制造商将这些工具投入生产以及何时投入生产之前，大规模部署在经济上是否可行的问题无法得到明确答案。
参考链接
https://www.businesskorea.co.kr/news/articleView.html?idxno=217844
