简述鉴相器的主要类型

简述鉴相器的主要类型
2022年12月12日 11:39 如画的世界

鉴相器可用于多种电路——任何需要检测两个信号之间相位的地方。使用鉴相器的主要领域之一是在锁相环内,尽管这绝不是唯一的领域。

鉴相器能够检测到相位差并产生合成的“误差”电压。目前有不同类型的鉴相器。它们可以按多种方式分类,但下面给出了一种:

  • 仅相位灵敏检测器
  • 相位/频率检测器

相敏和相频检测器可以以不同的方式使用,因此将它们分开描述。

仅相位灵敏检测器

仅对相位敏感的鉴相器是最直接的鉴相器形式。顾名思义,它们的输出仅取决于两个信号之间的相位差。当两个输入信号之间的相位差稳定时,它们会产生恒定电压。当两个信号之间存在频率差时,它们会产生频率等于频率差的变化电压。

差频乘积是用来给出相位差的乘积。

然而,差频信号很有可能会落在环路滤波器的通带之外,从而落在整个锁相环之外。如果发生这种情况,则没有错误电压通过 PLL 环路滤波器并到达压控振荡器 VCO,使其进入锁定状态。这意味着只有有限的范围可以使锁相环进入锁定状态。该范围称为捕获范围。一旦锁定,环路通常可以在更宽的频带上拉动。

除了使用相位频率检测器之外,还有几种方法可以克服这个问题。振荡器必须转向接近参考振荡器频率。这可以通过多种方式实现。一种是减小振荡器的调谐范围,使差分积始终落在环路滤波器的通带内。在其他情况下,另一个调谐电压可以与环路的反馈相结合,以确保振荡器处于正确的区域。这种方法通常在微处理器系统中采用,在这种系统中,可以为任何给定的情况计算出正确的电压。

存在几种形式的仅相位敏感相位检测器:

双平衡混频器鉴相器:双平衡混频器或二极管环形混频器是最简单的鉴相器形式之一。二极管环形鉴相器的双平衡混频器是一种简单有效的鉴相器形式,可使用标准二极管环形模块来实现。

数学表明,二极管环形混频器的 IF 端口处的电压随着输入到二极管环的 RF 和 LO 输入之间的相位差的余弦而变化。这意味着零度或 0V 读数是针对零度相位差获得的,但也在 π/2 的奇数倍处。在相位差为 π 倍数的点处可以看到最大和最小电压。

异或鉴相器:独有的或、异或鉴相器电路可以为某些应用提供非常有用的简单鉴相器。它由一个逻辑异或电路组成。由于采用数字格式,它通常可以轻松地装入锁相环,因为与锁相环相关的许多电路可能已经采用数字格式。或者,可以使用分立组件制作专用 OR,以提供更广泛的级别和其他选项。

异或、异或鉴相器的工作原理如下图所示:

可以看出,使用这些波形,异或逻辑门可以用作简单但有效的相位检测器。对于这样一个简单的电路,使用 XOR 相位检测器可能会有一些缺点:

  • 鉴相器对时钟占空比敏感。这意味着应该使用稳定的占空比,即 1:1。如果输入占空比不是 50%,它将锁定并出现相位错误。
  • XOR 相位检测器的输出特性显示重复和增益变化。这意味着如果输入参考信号和 PLL 反馈信号之间存在频率差异,则相位检测器可以在不同增益区域之间跳跃。鉴相器的特性如下图所示:

  • XOR 鉴相器的标称锁定点也位于 90° 静态相移点。

相频检测器

另一种形式的检测器据说是相频敏感的。这些电路的优点是当相位差在 ±180° 之间时,给出与相位差成比例的电压。除此之外,电路限制在其中一个极端。这样,当环路失锁时,不会产生交流分量,鉴相器的输出可以通过滤波器,使锁相环 PLL 进入锁定状态。

可以使用多种类型的相位-频率检测器。

边沿触发 JK 触发器相位频率检测器:在某些设计中使用这种形式的相位比较器或相位检测器。

基于 JK 触发器的比较器背后的想法是它是一个顺序电路,可用于提供两个信号:一个用于充电,一个用于对电容器放电。通常在使用这种形式的鉴相器时,建议使用有源电荷泵。

  • JK 触发器状态
  • V1
  • V2
  • QN+1
  • 00Qn
  • 010
  • 101
  • 11Qn bar

可以解释这些波形,发现整体响应如下所示。

双 D 型相位比较器:这种类型的相位频率检测器因其性能和易于设计和使用而被广泛用于许多电路中。相位检测器基于两个 D 型触发器和一个与非门,尽管有许多略有不同的变体。双 D 型相位比较器的电路通过比较进入时钟输入的参考信号和 VCO 信号来运行,每个 D 型一个。NAND 门输出被馈送到复位 R,两种 D 型的输入。与非门的输入取自 Q 输出,环路滤波器的输出取自 Q 输出之一。

显然,使用 Q 输出、Q-bar 输出和 AND 门的各种配置都是可能的,但为了简单起见,显示了使用 D 型 Q 输出和使用 NAND 门的版本。

鉴相器死区

极低相位噪声合成器和锁相环的设计者面临的问题之一是一种称为鉴相器死区的现象。

这发生在使用数字相位检测器的地方。发现当环路处于锁定状态并且两个信号之间存在小的相位差时,相位检测器逻辑门会产生非常短的脉冲。由于非常短,这些脉冲可能不会传播并将电荷添加到电荷泵/环路滤波器中。结果,环路增益降低,​​这会增加环路抖动/相位噪声。

为了克服这个问题,一个解决方案是在相位检测器复位路径中添加延迟,即在双 D 型检测器中的 NAND 门的输出上,在 D 型复位端子之前。这强制最小脉冲长度。另一种解决方案是在环路滤波器中增加少量泄漏,这样即使环路处于锁定状态,电荷泵也必须提供电流。

可以在锁相环内使用的鉴相器类型有很好的选择。对于许多合成器应用,双 D 型方法的变体被广泛使用,采样和保持鉴相器也是如此。模拟方法的缺点是它们仅对相位敏感而不对相位频率敏感,因此环路带宽在获得锁定方面可能是一个问题。

本文由IC先生网www.mrchip.cn编辑整理,请勿转发。

0条评论|0人参与网友评论
最热评论

财经自媒体联盟更多自媒体作者

新浪首页 语音播报 相关新闻 返回顶部