今年9月起，智东西公开课品牌全新升级为智猩猩。智猩猩定位硬科技讲解与服务平台，提供公开课、在线研讨会、讲座、峰会等线上线下产品。
去年12月，智猩猩IC与算力教研组策划推出「Chiplet技术公开课」，中科院计算所互连技术实验室主任郝沁汾、奎芯科技副总裁王晓阳、芯动科技技术总监高专、芯砺智能产品市场副总裁屠英浩、奇普乐CEO许荣峰5位技术专家，分别以《中国原生Chiplet技术标准发展之路》、《面向UCIe标准的Chiplet接口IP设计》、《跨工艺、跨封装的Chiplet多芯粒互连挑战与实现》、《Chiplet在汽车大算力芯片设计中的优势与前景》、《Chiplet理念下的芯片设计新生态探索》为主题进行了直播讲解，累计收看人次17000+。错过直播的朋友可以点击底部【阅读原文】收看完整回放。
11月28日19:30，「Chiplet技术公开课」第6讲将开讲，由芯瑞微先进封装设计总工冯毅主讲，主题为《Chiplet设计中多物理场仿真的挑战》。
Chiplet技术因其具有提升良率、突破光罩极限、芯片架构灵活等优点，受到了产业界和学术界的广泛关注。而Chiplet的诸多优势要依靠先进封装来实现，与之密切相关的多物理场仿真的重要性日益显著。
Chiplet中每颗芯粒间需要高密度的互连，才能实现高速的传输，这样就使得整个芯片的热分析复杂化，因为每一个芯粒上的热点都会影响到相邻区域的热分布，同样的情况还出现在电、磁、力、流体分析上。当多个芯粒被集成一体时，芯片封装内部的电、磁、热、力、流体密度快速提升，对物理场仿真的精度、效率都提出了更高的要求和挑战。
芯瑞微自主研发的多物理场仿真平台，依靠快速预估方法，实现了在系统设计时对信号完整性、电源完整性、热与散热的快速分析，并提供最优的成本选择方案。芯瑞微在一个平台下将电磁、电热、应力、流体等各个功能模块有机融合，同时解决了Chiplet设计中的电、磁、热和应力仿真等需求，客户不需要来回切换单个工具，减少学习成本，大幅缩短开发时间。
此次公开课，冯毅老师首先会介绍芯片封装的发展趋势，并对Chiplet先进封装工艺技术及难点进行分析。之后，冯毅老师将着重讲解Chiplet设计与仿真技术，以及设计中面临的多物理场仿真挑战。
第六讲信息
《Chiplet设计中多物理场仿真的挑战》
1、芯片封装的发展趋势
2、Chiplet先进封装工艺技术及难点
3、Chiplet设计与仿真
4、Chiplet设计中多物理场仿真的挑战
冯毅，芯瑞微电子先进封装设计总工，从事封装设计一站式的工作将近 10 年，为数十家著名国企央企、科研单位提供了芯片封装测试解决方案。从小尺寸 SIP到大尺寸 FCBGA，从平铺 FCBGA 到 2.5D/3D 的 chiplet，从设计到项目管理，从客户需求到产品交付，从样品到批量，帮客户解决了模组快速迭代应用、高集成度模组的散热以及信号完整性等问题。
11月28日19:30-20:30
