（报告出品方/作者：中邮证券，吴文吉）
1 后摩尔时代，先进封装成为提升芯片性能重要解法
1.1 摩尔定律放缓，先进封装日益成为提升芯片性能重要手段
随着摩尔定律放缓，芯片特征尺寸接近物理极限，先进封装成为提升芯片性 能，延续摩尔定律的重要手段。先进封装是指处于前沿的封装形式和技术，通过 优化连接、在同一个封装内集成不同材料、线宽的半导体集成电路和器件等方式， 提升集成电路的连接密度和集成度。当前全球芯片制程工艺已进入 3-5nm 区间， 接近物理极限，先进制程工艺芯片的设计难度、工艺复杂度和开发成本大幅增加， 摩尔定律逐渐失效，半导体行业进入“后摩尔时代”。前道制程工艺发展受限，但 随着 AI 等新兴应用场景快速发展，芯片性能要求日益提高，越来越多集成电路 企业转向后道封装工艺寻求先进技术方案，以确保产品性能的持续提升。先进封 装技术应运而生，在“后摩尔时代”逐步发展为推动芯片性能提升的主要研发方向。 先进封装有多种分类标准，是否有焊线或光刻工序是其中一种区分方式。传 统封装不涉及光刻工序，切割后的晶圆通过焊线工艺实现芯片与引线框架的电性 连接，从而完成芯片内外部的连通。先进封装主要利用光刻工序实现线路重排 （RDL）、凸块制作（Bumping）及三维硅通孔（TSV）等工艺技术，涉及涂胶、曝 光、显影、电镀、去胶、蚀刻等工序。
1.2 先进封装份额占比提升，2.5D/3D 封装增速领先先进封装
AI 带动先进封装需求。TrendForce 报告指出，聊天机器人等生成式 AI 应用 爆发式增长，带动 2023 年 AI 服务器开发大幅扩张。这种对高端 AI 服务器的依 赖，需要使用高端 AI 芯片，这不仅将拉动 2023~2024 年 HBM 的需求，而且预计 还将在 2024 年带动先进封装产能增长 30~40%。 先进封装增速高于整体封装，2.5D/3D 封装增速居先进封装之首。根据 Yole， 2021 年，先进封装市场规模约 375 亿美元，占整体封装市场规模的 44%，预计到 2027 年将提升至占比 53%，约 650 亿美元，CAGR21-27为 9.6%，高于整体封装市场 规模 CAGR21-27 6.3%。先进封装中的 2.5D/3D 封装多应用于(x)PU, ASIC, FPGA, 3D NAND, HBM, CIS 等，受数据中心、高性能计算、自动驾驶等应用的驱动，2.5D/3D 封装市场收入规模 CAGR21-27高达 14%，在先进封装多个细分领域中位列第一。
1.3 先进封装处于晶圆制造与封测的交叉区域
先进封装处于晶圆制造与封测制程中的交叉区域，涉及 IDM、晶圆代工、封 测厂商。先进封装要求在晶圆划片前融入封装工艺步骤，具体包括应用晶圆研磨 薄化、重布线（RDL）、凸块制作（Bumping）及硅通孔（TSV）等工艺技术，涉及 与晶圆制造相似的光刻、显影、刻蚀、剥离等工序步骤，从而使得晶圆制造与封 测前后道制程中出现中道交叉区域。 前后道大厂争先布局先进封装，竞争格局较为集中。后摩尔时代，先进制程 成本快速提升，一些晶圆代工大厂发展重心正在从过去追求更先进纳米制程，转 向封装技术的创新。诸如台积电、英特尔、三星、联电等芯片制造厂商纷纷跨足 封装领域。先进封装竞争格局较为集中，全球主要的 6 家厂商，包括 2 家 IDM 厂 商(英特尔、三星)，一家代工厂商(台积电)，以及全球排名前三的封测厂商(日 月光、Amkor、JCET)，共处理了超过 80%的先进封装晶圆。
2 TSV：硅通孔，先进封装关键技术
2.1 TSV：硅通孔技术，芯片垂直堆叠互连的关键技术
TSV（Through Silicon Via），硅通孔技术，是通过硅通道垂直穿过组成堆 栈的不同芯片或不同层实现不同功能芯片集成的先进封装技术。TSV 主要通过铜 等导电物质的填充完成硅通孔的垂直电气互连，减小信号延迟，降低电容、电感， 实现芯片的低功耗、高速通信，增加带宽和实现器件集成的小型化需求。 此前，芯片之间的大多数连接都是水平的，TSV 的诞生让垂直堆叠多个芯片 成为可能。Wire bonding（引线键合）和 Flip-Chip（倒装焊）的 Bumping（凸 点）提供了芯片对外部的电互连，RDL(再布线)提供了芯片内部水平方向的电互 连，TSV 则提供了硅片内部垂直方向的电互连。
2.2 TSV 三种主要应用方向：背面连接、2.5D 封装、3D 封装
TSV 有多种用途，可大致分为 3 种： (a) 垂直的背面连接，无芯片堆叠，如“简单的背面连接”。TSV 位于有源晶 粒（active die）中，用于连接至晶圆背面的焊盘（bond pad）； (b) 2.5D 封装。晶粒（die）连接至硅中介层（interposer），TSV 在中介层 中； (c) 3D 封装。TSV 位于有源晶粒中，用于实现芯片堆叠。
（a）TSV 作为简单背面连接：用于 CIS 和锗化硅（SiGe）功率放大器
TSV 三种主要应用方式中，简单的背面连接结构是技术难度最低的，也是 TSV 技术首次大规模投入生产时的应用方向，如 CMOS 图像传感器（CIS）、SiGe 功率 放大器两个产品就应用了 TSV 技术。 将 TSV 用于 CMOS 图像传感器有许多优点： 1）使用 TSV 代替引线键合可以减小相机模组的尺寸。 2）简化了图像传感器的晶圆级封装（WLP）。WLP 工艺的第一步 是将玻璃晶圆附着到图像传感器的正面，防止光刻胶(抗蚀剂)微透镜在组装过程 中受到损坏和污染，然而安装好玻璃晶圆后会使从晶圆正面到焊盘的连接途径受 阻，TSV 通过简化晶圆级封装，对此问题提供了简易的解决方法。
（b）TSV 应用于 2.5D 封装：FPGA
与简单的背面连接相比，2.5D 先进封装的硅中介层需要更小的 TSV 间距 （≤50 μm），因此需要更先进的 TSV 工艺。 现场可编程门阵列（Field Programmable Gate Array，FPGA）器件是最早 使用硅中介层的产品之一：硅中间层可以使芯片间密切连接，整合后的结构看起 来像单个大尺寸的 FPGA 芯片，解决了早期直接构建单个大尺寸 FPGA 芯片的技术 难题。
（c）TSV 应用于 3D 封装：存储器堆叠
储器堆叠是首批应用 3D 堆叠 TSV 结构的产品之一，和 2.5D 封装中硅中阶层 对 TSV 间距的需求相似，但实际应用中难度更高，例如宽 I/O DRAM 设备。 使用宽 I/O DRAM 和芯片堆叠的优势包括封装高度降低40%，功耗降低50%， 带宽增加 6 倍。
2.3 国内封测厂 TSV 布局情况：多家头部厂商已有布局
内资封测厂商向 TSV 等先进封装领域突破。全球半导体产业经历二次产业转 移，目前处于第三次产业转移的进程之中，作为半导体领域壁垒相对较低的领域， 封测产业目前主要转移至亚洲区域，主要包括中国大陆、中国台湾、东南亚等。 封测是中国大陆集成电路发展最为完善的板块，技术能力与国际先进水平比较接 近，我国封测市场已形成内资企业为主的竞争格局。中国大陆封测市场目前主要 以传统封装业务为主，经过多年的技术创新和市场积累，内资企业产品已由 DIP、 SOP、SOT、QFP 等产品向 QFN/DFN、BGA、CSP、FC、TSV、LGA、WLP 等技术更先进 的产品发展，并且在 WLCSP、FC、BGA 和 TSV 等技术上取得较为明显的突破，产 量与规模不断提升，逐步缩小与外资厂商之间的技术差距，极大地带动我国封装 测试行业的发展。
我国头部封测企业，如长电科技、通富微电、华天科技、晶方科技已有采用 TSV技术封装的产品批量出货。2.5D/3D封装所需的晶圆内部的加工如TSV加工， 硅转接板加工等工序属于晶圆厂擅长制程，而晶圆，裸芯片(Die)之间的高密度 互联和堆叠，以及和基板，接点的互联技术属于芯片后道成品制造环节的优势。 应用于 CoWoS 等 2.5D/3D 先进封装中的 TSV 技术对深宽比等有更高要求，需要用 到诸多前道设备，仍多由晶圆厂来完成。国内封测厂则在先进封装平台、CIS 封 装等领域对 TSV 技术有所布局。长电科技的 XDFOI™技术平台有 TSV less 和 TSV 方案。通富微电 2021 年在高性能计算领域建成了 2.5D/3D 封装平台（VISionS） 及超大尺寸 FCBGA 研发平台，并完成高层数再布线技术开发，可为客户提供晶圆 级和基板级 Chiplet 封测解决方案；在存储器领域，多层堆叠 NAND Flash 及 LPDDR 封装实现稳定量产，并在国内首家完成基于 TSV 技术的 3DS DRAM 封装开 发。华天科技工业级 12 吋 TSV-CIS 产品已实现量产。晶方科技应用晶圆级硅通 孔（TSV）封装技术，聚焦以影像传感芯片为代表的智能传感器市场，封装的产品 主要包括 CIS 芯片、TOF 芯片、生物身份识别芯片、MEMS 芯片等，应用于智能手 机、安防监控数码、汽车电子等市场领域。
3 TSV 制造流程及所需设备
3.1 TSV 制造流程
以 2.5D interposer 为例，其制造流程可以分为三大部分：TSV processVia last or Via middle（TSV 孔的制造）、Front side process-Dual Damascene process（正面制程-大马士革工艺）以及 Backside process-Cu Expose & RDL process（背面制程-露铜刻蚀和 RDL 制程）。每个部分具体环节对应不同设备及 不同指标。
TSV process：
1）TSV etch：深反应离子刻蚀（DRIE）制作 TSV 孔，可用技术包括 Non-Bosch Process 与 Bosch Process，其中 Non-Bosch 很难实现更高深宽比的刻蚀且效率 有限；而 Bosch 工艺由于采用一步刻蚀一步沉积的方式，可以实现更高深宽比的 刻蚀，另外其速率更快，可满足业界对成本与效率的要求。因此该步骤目前首选 技术是基于 Bosch 工艺的干法刻蚀，使用到感应耦合高密度等离子体干法刻蚀机 （ICP）。
2）Post etch clean：使用湿法方式进行深孔的清洗，需用到清洗设备。
3）TSV liner：沉积二氧化硅保护层 liner，可用等离子增强化学气相沉积 （PECVD）制作介电层；另外由于 TSV 的深宽比更高，亦用 SACVD+PECVD 的方式 沉积，但是这种沉积方式要求深宽比要小于 10:1 并且开口需要大于 10 微米；北 方华创用 PEALD 的方式。
4）TSV Barrier/Seed deposition：物理气相沉积（PVD）制作金属扩散阻 挡层（业界一般使用 Ti/TiN 或者 Ta/TaN，要求连续，需要满足最薄厚度的要求； 同时要求有优良的粘附性）/种子层（业界一般使用 Cu，要求连续，需要满足最 薄厚度的要求；同时顶部不能有 over hang），防止金属扩散到硅中或者金属扩散 到氧化物中。
5）Cu Filling：用铜/钨电镀填孔，要求不留缝隙，同时尽量减少电镀过程 中的应力；使用 ECP。
6）Cu Anneal：电镀后的退火，因为铜在室温下有自退火效应，若不做退火， 则给后道的 CMP 带来很大的不稳定性，做完退火后铜的晶粒分布更加均匀、晶界 数量减少，增加铜的电迁移的可靠性，电阻率可以降低 20%；业界用立式炉。
Front side process-Dual Damascene process 包括 Via Etch/Trench（Etch Via/Trench 的刻蚀）、Post etch clean（刻蚀后的清洗）、Cu barrier/Seed Deposition（阻挡层/种子层的沉积）、ECP（电镀）以及 CMP（化学机械抛光去除 多余的金属）。 Backside process-Cu Expose & RDL process 包括 Bonding（临时键合）、 Wafer Thinning（减薄）、Cu expose etch（用干法刻蚀的方式把 TSV 的铜柱露 出来（BFR、BVR 工艺））、Post etch clean（湿法清洗）、PECVD（PECVD 做钝化）、 CMP SiO2（磨掉铜柱上面的氮化硅，为 RDL 做准备）以及 RDL 制程（Descum、RDL PVD、PIQ、UBM PVD）。
3.2 TSV 关键工艺设备及特点
TSV 生产流程涉及到深孔刻蚀、PVD、CVD、铜填充、微凸点及电镀、清洗、 减薄、键合等二十余种设备，其中深孔刻蚀、气相沉积、铜填充、清洗、CMP 去 除多余的金属、晶圆减薄、晶圆键合等工序涉及的设备最为关键。
1）深孔刻蚀设备
深孔刻蚀是 TSV 的关键工艺，目前首选技术是基于 Bosch 工艺的干法刻蚀。 深反应等离子刻蚀设备是感应耦合高密度等离子体干法刻蚀机（Inductively Coupled Plasma Etcher），采用半导体刻蚀机的成熟技术，独特设计的双等离 子体源实现了对腔室内等离子体密度的均匀控制，满足硅高深宽比刻蚀工艺的要 求。具有稳定可靠的工艺性能、宽阔的工艺窗口和良好的工艺兼容性，用于晶片 的高深宽比刻蚀。
2）气相沉积设备
气相沉积设备主要用于薄膜电路表面的高低频低应力氧化硅等薄膜淀积。设 备具有低温 TEOS 工艺沉积氧化硅薄膜，应力易调控，适用于薄膜电路制造中保 护膜层的沉积。设备应具有预真空室、基片传送模块以及工艺模块等，传片及工 艺过程自动化。 绝缘层做好后，通过物理气相沉积法（PVD）沉积金属扩散阻挡层和种子层， 为后续的铜填充做好准备。后续的电镀铜填充要求 TSV 侧壁和底部具有连续的阻 挡层和种子层。种子层的连续性和均匀性被认为是 TSV 铜填充最重要的影响因 素。根据硅通孔的形状、深宽比及沉积方法不同，种子层的特点也各有不同，种 子层沉积的厚度、均匀性和粘合强度是极为重要的指标。
3）铜填充设备
深孔金属化电镀设备用于新一代高频组件高深宽比通孔填孔电镀铜工艺，解 决高深宽比微孔内的金属化问题，提高互联孔的可靠性。TSV 填孔镀铜工序是整 个 TSV 工艺里最核心、难度最大的工艺，对设备的要求比较高，成熟的用于 TSV 填孔镀铜的设备价格昂贵。
4）减薄抛光设备
一旦完成了铜填充，则需要对晶圆进行减薄抛光。TSV 要求晶圆减薄至 50μm 甚至更薄，要使硅孔底部的铜暴露出来，为下一步的互连做准备。目前晶圆减薄 可以通过机械研磨、化学机械抛光、湿法及干法化学处理等不同的加工工序来实 现，但晶圆很难容忍减薄过程中的磨削对晶圆的损伤及内在应力，其刚性也难以 使晶圆保持原有的平整状态，同时后续工艺的晶圆传递、搬送也遇到了很大的问题。目前业界的多采用一体机的思路，将晶圆的磨削、抛光、贴片等工序集合在 一台设备内。
5）清洗设备
TSV 的湿法清洗不同于晶圆级封装等先进封装，其中有几个关键工序需用到 清洗：①TSV 刻蚀后清洗：有比较重的硅的残留、侧壁的 polymer 比较重，清洗 的时候不能破坏底部的二氧化硅；②TSV 长完 liner 后要把底部的二氧化硅打开 后清洗，清洗底部的同时不能破坏侧壁长好的 liner 的二氧化硅；③大马士革正 面制程刻蚀后的清洗包括 Via 刻蚀后和 Trench 刻蚀后；④露铜过程前后的清洗。
6）检测量测设备：在后段封装工艺中，芯片倒装（Flip-chip）、圆片级封装 （Wafer-level Packaging）和硅通孔（Through-silicon Via，TSV）等先进工 艺要求对凸点（Bump）、通孔（TSV）、铜柱（Copper pillar）等的缺损/异物残留 及其形状、间距、高度的一致性，以及重布线层（Re-distribution layer，RDL） 进行无接触定量检查和测量，以保证集成电路芯片生产线快速进入量产阶段并获 取稳定的高成品率和高经济效益。
3.3 TSV 国产设备厂商
北方华创：为满足市场需求，新兴的封装技术向集成和晶圆级发展，薄膜重 布线技术和通孔技术越来越多的被使用到。在先进封装领域，公司为客户定制的 UBM/RDL 金属沉积设备、TSV 金属沉积设备、TSV 刻蚀设备及工艺已经实现了在国内主流先进封装企业的批量生产，并不断获得客户的重复采购订单；全新 DESCUM 设备已完成研发并已正式投放市场。
中微公司：2022 年年报报告期内，公司 ICP 技术设备产品类中的 8 英寸和 12 英寸深硅刻蚀设备 Primo TSV200E®、Primo TSV300E®在晶圆级先进封装、2.5 维封装和微机电系统芯片生产线等成熟刻蚀市场继续获得重复订单的同时， 在 300mm 的 3D 芯片的硅通孔刻蚀工艺上得到成功验证，并在欧洲客户 300mm 微 机电系统芯片的生产线上获得认证机台的机会。公司的等离子体刻蚀设备已应用 在国际一线客户从 65 纳米到 14 纳米、7 纳米和 5 纳米及其他先进的集成电路加 工制造生产线及先进封装生产线。 盛美上海：公司基于自主知识产权的前道铜互连电镀设备 Ultra ECP map 及 电镀工艺，将该技术进一步延伸到先进封装湿法设备领域，成功开发了先进封装 电镀设备、三维 TSV 电镀设备和高速电镀设备，填补国内空白并形成批量销售。 同时布局多款后道先进封装工艺设备，技术优势明显。
拓荆科技：公司在现有 PECVD 设备基础上，针对先进封装领域晶圆的特殊性， 采用独特的加热盘、传片平台等设计，开发了反应温度在 80℃-200℃范围内（通常反应温度在 260℃-550℃范围内）的低温薄膜沉积设备，可以沉积低温的 SiN、 TEOS 等介质薄膜材料，并在先进封装领域实现量产应用。 微导纳米：公司的 iTomic 系列原子层沉积镀膜系统适用于高介电常数 （High-k）栅氧层、MIM 电容器绝缘层、TSV 介质层金属、金属氮化物等薄膜工 艺需求。产品凭借原子级别的精确控制、高覆盖率薄膜沉积和极高的工艺均匀性 等优势，可为逻辑芯片、存储芯片、微纳制造以及先进封装提供介质层等关键工 艺解决方案。
芯源微：在应用各项底层先进封装技术支持 Chiplet 的工艺场景下，为了满 足更多层的互联工艺要求，通常需要经过更多的图形化道次，催生了更多后道涂 胶显影、湿法类工艺需求。2022 年年报报告期内，公司后道先进封装领域用涂胶 显影设备、单片式湿法设备实现批量销售超百台套，已作为主流机型批量应用于 台积电与长电科技等国内一线大厂，成为客户端的主力量产设备，同时公司加深 与盛合晶微与长电绍兴等国内新兴封装势力的合作关系，成功批量导入各类设备。 华海清科：随着摩尔定律接近物理极限，通过芯片堆叠的方式完成高性能芯 片制造成为摩尔定律趋缓下半导体工艺的重要发展方向，公司主打产品 CMP 设 备、减薄设备均是芯片堆叠技术、先进封装技术的关键核心设备。随着芯片线宽 不断缩小、芯片结构 3D 化、Chiplet 等先进封装技术不断演进，CMP 设备、减薄 设备将获得更加广泛的应用，也是公司未来长期高速发展的重要机遇。
至纯科技：公司提供湿法槽式清洗设备及湿法单片式清洗设备，聚焦晶圆制 造的前道工艺，主要应用于扩散、光刻、刻蚀、离子注入、薄膜沉积等关键工序 段前后。高端产品包括 SPM 高温硫酸、去胶、晶背清洗等清洗设备，其中单片 SPM 工艺应用贯穿整个先进半导体的前、中段工艺，清洗工艺次数超过 30 道，是所 有湿法工艺中应用最多的一种设备；此外 SPM 工艺被广泛应用在浅槽隔离（STI）、 接触孔刻蚀后（CT）等高深宽结构，以及鳍式晶体管（FinFET）、电容（capacitor） 等高度复杂图形区域。
芯碁微装：公司的泛半导体直写光刻设备 WLP 系列用于 8 英寸/12 英寸集成 电路先进封装领域，包括 Flip Chip、Fan-In WLP、Fan-Out WLP 和 2.5D/3D 等 先进封装形式。该系统采用多光学引擎并行扫描技术，具备自动套刻、背部对准、 智能纠偏、WEE/WEP 功能，在 RDL、Bumping 和 TSV 等制程工艺中优势明显。 上海精测：精测电子子公司，主要聚焦半导体前道检测设备领域，致力于半 导体前道量测检测设备的研发及生产，主营产品包括膜厚量测系统、光学关键尺 寸量测系统、电子束缺陷检测系统和自动检测设备（ATE）等，其中膜厚产品（含 独立式膜厚设备）、电子束设备已取得国内一线客户的批量订单；OCD 设备获得多 家一线客户的验证通过，且已取得部分订单；半导体硅片应力测量设备也取得客 户订单并完成交付，明场光学缺陷检测设备已取得突破性订单，且已完成首台套 交付；其余储备的产品目前正处于研发、认证以及拓展的过程中。
中科飞测：公司自成立以来始终专注于检测和量测两大类集成电路专用设备 的研发、生产和销售，产品主要包括无图形晶圆缺陷检测设备系列、图形晶圆缺 陷检测设备系列、三维形貌量测设备系列、薄膜膜厚量测设备系列等产品，已应 用于国内 28nm 及以上制程的集成电路制造产线。 睿励仪器：主营产品为光学膜厚测量设备和光学缺陷检测设备，以及硅片厚 度及翘曲测量设备等；自主研发的 12 英寸光学测量设备 TFX3000 系列产品，已 应用在 65/55/40/28 纳米芯片生产线并在进行了 14 纳米工艺验证，在 3D 存储芯 片产线支持 64 层 3D NAND 芯片的生产，并正在验证 96 层 3D NAND 芯片的测量性 能。根据中微公司 2022 年年报，中微公司已累计对睿励仪器项目投资约 2.51 亿 元，并持有睿励仪器 34.75%的股份，并委派尹志尧出任睿励仪器的董事长。
东方晶源：成立于 2014 年，总部位于北京亦庄经济技术开发区，是一家专 注于集成电路良率管理的企业，公司自主研发的计算光刻软件（OPC）、纳米级电 子束检测装备（EBI）、12 吋和 8 吋关键尺寸量测装备（CD-SEM）这三款核心产品，填补多项国内市场空白，均已在客户产线验证并实现订单。2022 年 11 月， 东方晶源完成新一轮近 10 亿元股权融资。
（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）
精选报告来源：【未来智库】。
