英特尔公开1.4nm及先进封装进展_

半导体大厂英特尔在4月30日于「Intel Foundry Direct Connect 2025」活动中，分享多个世代核心制程与先进封装技术的最新进展，并宣布全新生态系计划与合作伙伴关系，邀请产业领袖共同探讨系统级晶圆代工方法如何促进伙伴间的合作，进而协助客户实现创新。

新任的英特尔执行长陈立武为此次活动揭开序幕，说明英特尔晶圆代工迈向下一阶段策略的最新进展与优先目标。英特尔技术与营运长暨英特尔代工技术与制造部门总经理 Naga Chandrasekaran 和英特尔晶圆代工服务总经理 Kevin O’Buckley 紧接着发表主题演讲，分享制程及先进封装的最新消息，并强调英特尔晶圆代工全球化的多元制造与供应链。

陈立武表示，英特尔致力打造世界级的晶圆代工厂，以满足市场对于尖端制程技术、先进封装和制造日益成长的需求。英特尔的首要任务是倾听客户需求，并创造出助力客户成功的解决方案以赢得信任。我们正努力于英特尔内部推动工程优先的文化，同时加强与整体晶圆代工生态系伙伴之间的关系，这将有助于我们推进策略、提升执行力并在市场上取得长期的成功。

英特尔在此次 Intel Foundry Direct Connect 2025 发布的消息涵盖核心制程与先进封装、在美国发展制造的里程碑，以及赢得晶圆代工客户信任所需的生态系支援。其中，在核心制程方面，英特尔晶圆代工已开始与主要客户针对其下一代制程技术 Intel 14A 展开合作，此技术为 Intel 18A 制程的接续技术。

英特尔表示，Intel 14A 将采用 PowerDirect 直接接触供电技术（direct contact power delivery），此技术奠基于 Intel 18A 的 PowerVia 背部供电技术发展而成。目前，英特尔已向主要客户发布 Intel 14A 制程设计套件（PDK）的早期版本。英特尔表示，现阶段已有多家客户表达有意愿在新制程节点上生产测试芯片。

另外，在 Intel 18A 制程技术已进入风险试产阶段，预期 2025 年将达到量产规模。英特尔晶圆代工生态系伙伴已准备好支援生产设计所需的电子设计自动化（EDA）、参考流程和硅智财（IP）。而 Intel 18A 新衍生制程 Intel 18A-P 专为更广泛的晶圆代工客户提供更强化的效能，基于此制程的早期晶圆已准备就绪。而 Intel 18A-P 将与 Intel 18A 的设计规则兼容，针对此制程，IP 和 EDA 合作伙伴已开始更新相对应的产品与服务。

还有英特尔 18A-PT 是另一新的衍生制程，于英特尔 18A-P 的效能和功耗效率基础上再进而提升。英特尔 18A-PT 透过 Foveros Direct 3D 混合键合技术连接顶部芯片，达成互连间距小于 5 微米（µm）。至于，英特尔晶圆代工首个 16 奈米制程投片已于晶圆厂进行试产，同时，英特尔正与主要客户合作，针对先前与联华电子共同开发的 12 奈米制程及其衍生产品进行研发。

而在先进封装方面，英特尔的晶圆代工透过 Foveros Direct（3D堆栈）和嵌入式多芯片互连桥接 EMIB（2.5D桥接）技术，将 Intel 14A 制程与 intel 18A-PT 进行连接，达成系统级整合。在 EMIB-T 部分，可满足未来高频宽存储器需求。此外，Foveros 架构新增了两项技术，分别为 Foveros-R 和 Foveros-B，能为客户提供更有效率和弹性的选择。接下来，预计透过与封测厂艾克尔（Amkor Technology, Inc.）的合作，客户可依据自身需求选择合适的先进封装技术。

最后在制造与生态系的部分，英特尔指出，位于美国亚利桑纳州的 Fab 52 晶圆厂已成功营运，并完成首批晶圆制造，展现公司 2025 年在美国建立先进 Intel 18A 晶圆制造方面取得进展。Intel 18A 将于 2025 年稍晚在奥勒冈州晶圆厂开始量产，而亚利桑那州晶圆厂将在 2025 年稍晚逐步提升制造生产。其 Intel 18A、14A 等制程的研究、开发与晶圆生产都将在美国进行。

英特晶圆代工也加速联盟推出多项新计划，包括「英特尔晶圆代工小芯片联盟（Intel Foundry Chiplet Alliance）」和「价值链联盟（Value Chain Alliance）」，同时还有来自一流生态系伙伴的各项合作发布。英特尔希望藉由值得信赖且经验证的生态系伙伴，提供完整的 IP、EDA 和设计服务解决方案产品组合，驱动先进发展，突破传统制程节点的微缩技术。

英特尔强调，做为晶圆代工加速联盟最新计划，英特尔晶圆代工小芯片联盟初期将聚焦于政府应用和关键商用市场，定义并推动先进技术的基础架构。此联盟将为客户提供有保障且可规模化的路径，协助客户针对特定应用与市场，运用可互通且安全的小芯片解决方案进行布署设计。